0 Daumen
22 Aufrufe

Das Design eines Alpha-Prozessors erlaubt die Nutzung von:

- einer Seitengröße von 16KB

- einer 47bit langen virtuellen Adresse

- 3-Level Paging, wobei alle Seiten dieselbe Größe haben

- Pagetable-Einträgen von je 8 Byte

Welches Format hat hier eine virtuelle Adresse und wofür stehen die einzelnen Sektionen innerhalb der Adresse?

von

1 Antwort

0 Daumen
 
Beste Antwort

Die Page Size ist (16\)KB, d.h. \(14\) Bits Page Offset. Bei einer \(47\) Bit langen virtuellen Adresse bleiben \(47-14 = 33\) Bits für die einzelnen Page Tables auf jeder Stufe übrig. D.h. insgesamt \(3\) mal \(11\) zur Adressierung der nächsten Stufe, da \(3\)-Level-Paging genutzt wird. Die virtuelle Adresse lässt sich in folgende Teilbereiche unterteilen:

sdjfgsdufgjzshfgjshgfjszhgfjsgfjsg.png

Die Stufenzählung beginnt links:

Stufe \(1\) beschreibt ist die äußere Page Table mit \(2^{11}\) Einträgen. 

Stufe \(2\) beschreibt die erste innere Page Table mit \(2^{11}\) Tabellen mit jeweils \(2^{11}\) Einträgen.

Stufe \(3\) beschreibt die zweite innere Page Table mit \(2^{22}\) Tabellen mit jeweils \(2^{11}\) Einträgen.

Die \(14\) Bits am Ende beschreiben den Offset innerhalb einer Seite.

von 8,3 k

Ein anderes Problem?

Stell deine Frage

Ähnliche Fragen

0 Daumen
1 Antwort
0 Daumen
1 Antwort

Willkommen bei der Stacklounge! Stell deine Frage sofort und kostenfrei

x
Made by a lovely community
...